データ時代を支える三次元フラッシュメモリ「BiCS FLASH™」の進化と未来

1: データは小部屋1つずつに格納される

図1: この画像は一体何だと思いますか?

図1: この画像は一体何だと思いますか?

この画像は一体何だと思いますか?実はこれは、電子顕微鏡で拡大したフラッシュメモリなのです。高層マンションのようにも見えるこの構造体が、スマートフォンを始めとした身近にある小さな電子機器の中に入っています。


スマートフォンが文字や画像、音楽などさまざまなデータをフラッシュメモリに保存できるのは、あらゆるデータを「0」と「1」のデジタルデータで表現しているからです。


たとえば、あなたのスマートフォンに黄色いバナナの画像が表示されているとします。この画像を拡大してよく見てみると点の集合で構成されています。一つ一つの色の点は、光の三原色、赤、青、緑それぞれの光の明るさを256段階で調整し、およそ1677万色(赤256段階x青256段階x緑256段階)を表現できます。これをデジタルデータでは、それぞれの光の明るさを8個の「0」と「1」(2の8乗)、全部で24個の「0」と「1」の組み合わせで表現できます。例えばバナナの黄色は、明るい赤の光(11111111)、少し明るさを落とした青の光(11001100)、そして緑の光は使わずに(00000000)表現できるので、黄色は「111111111100110000000000」として保存することができます。

図2: バナナの画像をデータとして表現してみよう

図2: バナナの画像をデータとして表現してみよう

この「0」と「1」で表されたデータは、フラッシュメモリの「メモリセル」といわれる一つの小部屋に格納されています。小部屋に電子がとどまっている状態を「0」、逆に小部屋から追い出し、電子がない状態を「1」として表します。電子の出し入れは、メモリセルにかける電圧によってコントロールします。このようにして、スマートフォンに入っているテキストや画像、音楽などのデータはすべて、「0」と「1」が書き込まれた小部屋の組み合わせで表現、保存されているのです。

図3: メモリセルを見てみよう 

図3: メモリセルを見てみよう 

図4: データを書き込む

図4: データを書き込む

制御ゲート 金属でできた板状の構造。電圧をかけることで導電性電荷蓄積膜への電子の出し入れや信号読み取りを行う
絶縁体 電子を通さない、壁の役割を果たす
導電性電荷蓄積膜 電子を格納する小部屋の役割を果たす導電膜(絶縁体に囲われているので、特別な操作がない限り、電子は出たり入ったりできない)
トンネル絶縁体 ある値を上回る電圧がかかったときのみ電子を通す、ドアの役割を果たす
半導体素子 導電性電荷蓄積膜の電子の有無で電気の流れ方が変わることを利用し、情報の読みとりを可能とする部分

2: 三次元フラッシュメモリ「BiCS FLASH™」

デジタルデータが活用されればされるほど、保存すべきデータ量は増える一方です。これに対応するためには、1つのフラッシュメモリの中に、よりたくさんのデータを保存できるようにする「大容量化」が必要です。


この大容量化を実現するためには、1つのメモリセルが占める面積をできるだけ小さくして、1つのフラッシュメモリの中に、できるだけたくさんのメモリセルをつめこむ、微細化技術が欠かせません。しかし、微細化技術にも限界があり、例えばメモリセルどうしが近いことで、意図しない電流が流れてしまう現象など、様々な問題がおきました。


そこで生まれたのが、平面構造のフラッシュメモリを上に積み上げていくことで、面積あたりのメモリセルの数を増やすという、発想でした。建物にたとえるならば、10人しか住めなかった平屋を、5階建てのマンションに改築することで、同じ土地面積でも50人を住めるようにする、ということです。つまり、積み上げれば積み上げるほど、土地の面積は増やさずに、たくさんの人が住めるようになります。


しかし同時に、新たな課題も生まれました。平面構造のフラッシュメモリを、下から順番に積み重ねていくと、メモリ層を1層追加するたびに、フラッシュメモリの構造を作るための手間も同時に増えていきます。つまり、積み上げれば積み上げるほど、お金がかかってしまいました。


そこでキオクシアでは、この問題を解決するために、どんなに積み重なっても、加工の手間を一定に保つことができる「BiCS FLASH™」を、2007年に開発しました。


図5: ビットコスト(1メモリセルあたりのコスト)をくらべてみよう<br>平面構造のフラッシュメモリをそのまま積み重ねてつくる積層フラッシュメモリと、「BiCS FLASH™」を比較すると、平面構造のフラッシュメモリを積み重ねて作る構造ではある積層数(8段程度)以上で1メモリセルあたりのコストがほとんど減らなくなるのに対して、「BiCS FLASH™」ではそれ以上の積層数(100段以上)でも、1メモリセルあたりのコストを減らすことができます。

図5: ビットコスト(1メモリセルあたりのコスト)をくらべてみよう
平面構造のフラッシュメモリをそのまま積み重ねてつくる積層フラッシュメモリと、「BiCS FLASH™」を比較すると、平面構造のフラッシュメモリを積み重ねて作る構造ではある積層数(8段程度)以上で1メモリセルあたりのコストがほとんど減らなくなるのに対して、「BiCS FLASH™」ではそれ以上の積層数(100段以上)でも、1メモリセルあたりのコストを減らすことができます。

「BiCS FLASH™」では、板状の電極(制御ゲートの役割を果たす。図6では緑色の板)と絶縁体を交互に積み上げ、面に対して垂直に一気にたくさんの孔(あな)をあけます(パンチ)。次に、板状の電極に開けられた孔(あな)の内側に電子が入る小部屋(絶縁性電荷蓄積膜、ピンク色の部分)を作成します。そして、中心の孔(あな)に柱状の電極(黄色の柱状の構造体)を埋め込みます(プラグ)。すると、板状の電極と柱状の電極に挟まれた部分がメモリセルになります。

 

いくつかのパンチ&プラグプロセスが検討されてきましたが、現在用いられているパンチ&プラグの基本プロセスは以下の工程フローになっています。①2種類の異なる絶縁膜を積み上げた積層絶縁膜を作成、②この積層絶縁膜に穴を形成(パンチ)、③穴の内側に記憶素子を形成する膜を形成(プラグ)、④積層絶縁膜から2種類のうち片方の絶縁膜を選択的に除去、⑤除去した部分に金属膜を形成しています。

図6: 「BiCS FLASH™」のコンセプト

図6: 「BiCS FLASH™」のコンセプト

「BiCS FLASH™」のメモリセルを拡大してみます。「BiCS FLASH™」でのメモリセルの形は、円柱の中心に穴の空いている構造をしています(ピンク色の部分)。中心に空いた穴を通る電極と、ピンクの導電性電荷蓄積膜部分とで電子がやりとりされるのです。

図7: 「BiCS FLASH™」のメモリセルをみてみよう

図7: 「BiCS FLASH™」のメモリセルをみてみよう

制御ゲート 金属でできた板状の構造。電圧をかけることで絶縁性電荷蓄積膜への電子の出し入れや信号読み取りを行う。コンセプトや製造プロセスを説明している図6では、板状電極として表されている。
絶縁体 電子を通さない、壁の役割を果たす
絶縁性電荷蓄積膜 電子を格納する小部屋の役割を果たす絶縁膜(特別な操作がない限り、電子は出たり入ったりできない)
トンネル絶縁体 ある値を上回る電圧がかかったときのみ電子を通す、ドアの役割を果たす
半導体素子 絶縁性電荷蓄積膜の電子の有無で電気の流れ方が変わることを利用し、情報の読みとりを可能とする部分。コンセプトや製造プロセスを説明している図6では、柱状電極として表されている。

このように、1層1層下から小部屋を積み上げていくのではなく、まずは、板状の電極を積み上げそれらを貫通する穴をあけ電極を通し、一気にすべての層で小部屋を作ってしまうという、画期的な技術が「BiCS FLASH™」です。


さらにキオクシアでは、メモリの大容量化のために、積層数を増やすための研究開発を10年以上続けてきました。2020年1月時点で100層を超える積層数を実現させています。そのように積み上がった板に孔(あな)を一気にあけ、かつ細い柱を一気に貫通させることを想像すると、この「BiCS FLASH™」はものすごく緻密で繊細な技術だということがわかります。

3: キオクシアの技術の進化

キオクシアでは、「BiCS FLASH™」で劇的に製造工数の手間を減らし、製造コストの削減に成功しましたが、まったく別の方法でもフラッシュメモリの大容量化にチャレンジしています。


その1つに「多値化技術」があります。
「BiCS FLASH™」は積み重ねることによって、単位面積あたりの’メモリセルの数自体を増やす’ことができます。一方、「多値化技術」では、’一つ一つのメモリセルに記憶できる情報の量’を増やすことができます。


コンピュータで処理をする情報量の単位は「ビット」と呼ばれ、「1ビット」というのは2進数で表現できる最小の情報量を示します。1つのメモリセルに1ビットを記録する従来のセルでは、「1」と「0」の2つのパターンを記憶させていましたが、多値化されたセルでは、「11」「10」「01」「00」に相当する4つのパターンを記憶できます。つまり、1つのセルで2ビット分のデータを記憶できるのです。同様に、1つのセルで3ビット分のデータ、4ビット分のデータが記憶できる技術も開発されています。

図8: 多値化による大容量化

図8: 多値化による大容量化

一方で、さらなる「高集積化」にもチャレンジしています。
「BiCS FLASH™」のメモリセルを半分のサイズにした「高集積化技術」でつくられたのが「Twin BiCS FLASH」です。「BiCS FLASH™」のメモリセルを分断し、半円型にすることでセルサイズを半分にし、結果として容量を倍増させることに成功しました。

図9: さらなる高集積化、「Twin BiCS FLASH」の技術

図9: さらなる高集積化、「Twin BiCS FLASH」の技術

さらに、キオクシアでは、メモリの大容量化だけではなく、データの書き込みと読み出しの時間をより少なく(高速化)できるよう、メモリセルへ新たな工夫を凝らす研究開発も行っています。


以上のように、様々な技術を駆使して実現される「BiCS FLASH™」は、製造するために数百もの工程が必要です。このすべての工程が、1つ1つ間違いなく、すばやく行われるためには、製造技術の開発も必要不可欠です。そのためにキオクシアでは、製造するための機械をメーカーとともに開発したり、製造の方法や順番の検討、フラッシュメモリの原料や必要となる部材の検討や加工、そして、製造にかかわる人の育成など、様々なことを検討し、試行錯誤し、常に改善のための開発も行っています。そしてこれからも、様々な手法によりフラッシュメモリを進化させ、これからも増える一方であるメモリの需要を支えていきます。

企画・執筆:株式会社リバネス
テキスト・図版作成:株式会社リバネス、キオクシア株式会社

記載されている社名・商品名・サービス名などは、それぞれ各社が商標として利用している場合があります。